Minimalizacja obwodów kombinacyjnych, mapy Carnota, synteza obwodów

W praktycznej pracy inżynierskiej synteza logiczna jest rozumiana jako proces komponowania funkcji własnych automatu skończonego działającego według zadanego algorytmu. W wyniku tej pracy należy otrzymać wyrażenia algebraiczne dla zmiennych wyjściowych i pośrednich, na podstawie których można zbudować obwody zawierające minimalną liczbę elementów. W wyniku syntezy można otrzymać kilka równoważnych wariantów funkcji logicznych, których wyrażenia algebraiczne są zgodne z zasadą minimalności elementów.

Ryż. 1. Mapa Karnaugha

Proces syntezy obwodów sprowadza się głównie do budowy tablic prawdy lub map Carnota zgodnie z zadanymi warunkami pojawiania się i zanikania sygnałów wyjściowych. Sposób definiowania funkcji logicznej za pomocą tablic prawdy jest niewygodny dla dużej liczby zmiennych. Znacznie łatwiej jest zdefiniować funkcje logiczne za pomocą map Carnota.

Mapa Karnaugha to czworobok podzielony na elementarne kwadraty, z których każdy odpowiada własnej kombinacji wartości wszystkich zmiennych wejściowych. Liczba komórek jest równa liczbie wszystkich zestawów zmiennych wejściowych — 2n, gdzie n to liczba zmiennych wejściowych.

Etykiety zmiennych wejściowych są zapisywane z boku i na górze mapy, a wartości zmiennych są zapisywane jako wiersz (lub kolumna) liczb binarnych nad każdą kolumną mapy (lub po stronie przeciwnej do każdego wiersza mapy) i odnoszą się do całej wiersz lub kolumna (patrz rysunek 1). Sekwencja liczb binarnych jest zapisywana w taki sposób, że sąsiednie wartości różnią się tylko jedną zmienną.

Na przykład dla jednej zmiennej — 0,1. Dla dwóch zmiennych — 00, 01, 11, 10. Dla trzech zmiennych — 000, 001, 011, 010, 110, 111, 101, 100. Dla czterech zmiennych — 0000, 0001, 0011, 0010, 0110, 0111, 0101, 0100, 1100, 1101, 1111, 1110, 1010, 1011, 1001, 1000. Każdy kwadrat zawiera wartość zmiennej wyjściowej, która odpowiada kombinacji zmiennych wejściowych dla tej komórki.

Mapę Karnaugha można zbudować z słownego opisu algorytmu, z graficznego diagramu algorytmu, jak również bezpośrednio z wyrażeń logicznych funkcji. W takim przypadku dane wyrażenie logiczne musi zostać sprowadzone do postaci SDNF (doskonała dysjunkcyjna postać normalna), przez co rozumie się postać wyrażenia logicznego w postaci dysjunkcji związków elementarnych z pełnym zestawem zmiennych wejściowych.

Wyrażenie logiczne zawiera sumy tylko pojedynczych składowych, dlatego każdemu zestawowi zmiennych w sumach należy przypisać jedynkę w odpowiedniej komórce mapy Carnota i zero w pozostałych komórkach.

Jako przykład minimalizacji i syntezy łańcucha kombinacyjnego rozważ działanie uproszczonego systemu transportowego. na ryc. 2 przedstawia system przenośnikowy z lejem samowyładowczym, który składa się z przenośnika 1 z czujnikiem poślizgu (DNM), pojemnika paszowego 4 z górnym czujnikiem poziomu (LWD), bramki 3 i przenośnika zwrotnego 2 z czujnikami obecności materiału na taśmie (DNM1 i DNM2).

Ryż. 2. System transportu

Opracujmy wzór strukturalny włączania przekaźnika alarmowego w przypadku:

1) poślizg przenośnika 1 (sygnał z czujnika BPS);

2) przelew zasobnika 4 (sygnał z czujnika DVU);

3) przy włączonej zasuwie brak materiału na taśmie zwrotnej (brak sygnałów z czujników obecności materiału (DNM1 i DNM2).

Oznaczmy elementy zmiennych wejściowych literami:

• Sygnał DNS — a1.

• sygnał TLD — a2.

• Sygnał wyłącznika krańcowego bramy — a3.

• Sygnał DNM1 — a4.

• Sygnał DNM2 — a5.

Zatem mamy pięć zmiennych wejściowych i jedną funkcję wyjściową R. Mapa Carnota będzie miała 32 komórki. Komórki są wypełniane w zależności od warunków pracy przekaźnika alarmowego. Te komórki, w których wartości zmiennych a1 i a2 według warunku są równe jeden, są wypełnione jedynkami, ponieważ sygnał z tych czujników musi aktywować przekaźnik alarmowy. Jednostki są również umieszczane w komórkach zgodnie z trzecim warunkiem, tj. gdy drzwi są otwarte, na przenośniku zwrotnym nie ma materiału.

Aby zminimalizować funkcję zgodnie z wcześniej podanymi właściwościami map Carnota, wyznaczamy szereg jednostek wzdłuż warstwic, które z definicji są komórkami sąsiadującymi. Na konturze obejmującym drugi i trzeci rząd mapy wszystkie zmienne oprócz a1 zmieniają swoje wartości.Dlatego funkcja tej pętli będzie się składać tylko z jednej zmiennej a1.

Podobnie druga funkcja pętli obejmująca trzeci i czwarty wiersz będzie składać się tylko ze zmiennej a2. Trzecia funkcja pętli obejmująca ostatnią kolumnę mapy będzie składać się ze zmiennych a3, a4 i a5, ponieważ zmienne a1 i a2 w tej pętli zmieniają swoje wartości. Zatem funkcje algebry logiki tego systemu mają następującą postać:

Ryż. 3. Mapa Carnota dla schematu transportu

Rysunek 3 przedstawia schematy zastosowania tego FAL do elementów stykowych przekaźnika i elementów logicznych.

Ryż. 4. Schemat ideowy sterowania alarmem systemu transportowego: a — przekaźnik - obwód styków; b — na elementach logicznych

Oprócz mapy Carnota istnieją inne metody minimalizacji funkcji algebry logicznej. W szczególności istnieje metoda bezpośredniego uproszczenia analitycznego wyrażenia funkcji określonej w SDNF.

W tej formie można znaleźć składniki różniące się wartością zmiennej. Takie pary składowych są również nazywane sąsiadującymi, aw nich funkcja, jak w mapie Carnota, nie zależy od zmiennej, która zmienia jej wartość. Zatem stosując prawo wklejania można zredukować wyrażenie o jedno wiązanie.

Po wykonaniu takiego przekształcenia ze wszystkimi sąsiednimi parami można pozbyć się powtarzających się związków, stosując prawo idempotentności. Otrzymane wyrażenie jest nazywane skróconą postacią normalną (SNF), a związki zawarte w SNF nazywane są implikacjami. Jeśli zastosowanie uogólnionego prawa przylegania jest dopuszczalne dla funkcji, to funkcja będzie jeszcze mniejsza.Po wszystkich powyższych przekształceniach funkcja nazywana jest ślepym zaułkiem.

Synteza schematów bloków logicznych

W praktyce inżynierskiej, aby ulepszyć sprzęt, często konieczne jest przejście ze schematów przekaźnikowo-stycznikowych na bezdotykowe oparte na elementach logicznych, transoptorach i tyrystorach. Aby dokonać takiego przejścia, można zastosować następującą technikę.

Po przeanalizowaniu obwodu przekaźnikowo-stycznikowego wszystkie działające w nim sygnały są dzielone na wejściowe, wyjściowe i pośrednie oraz wprowadza się dla nich oznaczenia literowe. Sygnały wejściowe obejmują sygnały stanu wyłączników krańcowych i wyłączników krańcowych, przycisków sterujących, łączników uniwersalnych (krzywek), czujników kontrolujących parametry techniczne itp.

Sygnały wyjściowe sterują elementami wykonawczymi (rozruszniki magnetyczne, elektromagnesy, sygnalizatory). Sygnały pośrednie pojawiają się, gdy uruchamiane są elementy pośrednie. Należą do nich przekaźniki do różnych celów, na przykład przekaźniki czasowe, przekaźniki wyłączania maszyn, przekaźniki sygnałowe, przekaźniki wyboru trybu pracy itp. Styki tych przekaźników z reguły są zawarte w obwodach wyjściowych lub innych elementach pośrednich. Sygnały pośrednie dzielą się na sygnały bez sprzężenia zwrotnego i sygnały sprzężenia zwrotnego.Pierwsze mają w swoich obwodach tylko zmienne wejściowe, drugie mają sygnały zmiennych wejściowych, pośrednich i wyjściowych.

Następnie zapisywane są wyrażenia algebraiczne funkcji logicznych dla obwodów wszystkich elementów wyjściowych i pośrednich. Jest to najważniejszy punkt w projektowaniu bezdotykowego systemu automatycznego sterowania.Funkcje algebry logicznej są zestawiane dla wszystkich przekaźników, styczników, elektromagnesów, urządzeń sygnalizacyjnych, które są zawarte w obwodzie sterowania wersji przekaźnik-stycznik.

Urządzenia przekaźnikowo-stycznikowe w obwodzie zasilania urządzeń (przekaźniki termiczne, przekaźniki przeciążeniowe, wyłączniki itp.) Nie są opisane funkcjami logicznymi, ponieważ elementy te, zgodnie z ich funkcjami, nie mogą być zastąpione elementami logicznymi. Jeżeli występują wersje bezstykowe tych elementów, można je włączyć w obwód logiczny do sterowania ich sygnałami wyjściowymi, co musi być uwzględnione przez algorytm sterowania.

Wzory strukturalne otrzymane w postaci normalnej można wykorzystać do skonstruowania diagramu strukturalnego bramek boolowskich (I, LUB, NIE). W takim przypadku należy kierować się zasadą minimum elementów i przypadków mikroukładów elementów logicznych. Aby to zrobić, musisz wybrać taki ciąg elementów logicznych, aby mógł on w pełni realizować przynajmniej wszystkie funkcje strukturalne algebry logiki. Często do tych celów odpowiednia jest logika „ZAKAZU”, „IMPLIKACJI”.

Konstruując urządzenia logiczne, zwykle nie wykorzystują kompletnego funkcjonalnie systemu elementów logicznych realizujących wszystkie podstawowe operacje logiczne. W praktyce w celu ograniczenia nazewnictwa elementów stosuje się system elementów, który obejmuje tylko dwa elementy wykonujące operacje AND-NOT (ruch Scheffera) i OR-NOT (strzałka Pierce'a), lub nawet tylko jeden z tych elementów . Ponadto z reguły wskazana jest liczba wejść tych elementów.Dlatego pytania dotyczące syntezy urządzeń logicznych w danej bazie elementów logicznych mają duże znaczenie praktyczne.